GaN/SiC功率元件壽命特性分析：高頻高功率RF-HTOL方法學

寬能隙 (Wide-Bandgap, WBG) 半導體，特別是碳化矽 (SiC) 與氮化鎵 (GaN)，正引領一場電力電子領域的典範轉移，其卓越的效率與功率密度為眾多應用帶來革命性的進展，然而，這場革命也帶來了一個嚴峻的可靠度悖論：驅動其性能優勢的高速開關特性，同時也誘發了與傳統矽 (Si) 元件截然不同的動態性、電場驅動的複雜失效機制；現行的可靠度驗證方法學，大多承襲自以熱應力為核心的矽基元件標準，已無法充分應對WBG元件在真實應用環境下面臨的挑戰，靜態或低頻的測試方法，無法有效激發或預測由高頻開關瞬態所主導的劣化模式，例如：GaN的動態導通電阻 (R_ds(on)) 漂移與SiC的閘極氧化層完整性 (Gate Oxide Integrity, GOI) 衰退，這導致了潛在的現場失效率被低估的風險，進而威脅到整個系統的長期可靠度。

為了解決此一關鍵缺口，本文探討一種創新的、基於物理失效模型的高溫操作壽命 (High-Temperature Operating Life, HTOL) 測試方法學，此方法利用高功率射頻 (RF) 應力，作為一種高度可控且具代表性的手段，來模擬並加速功率轉換應用中嚴苛的瞬態條件；這種RF-HTOL方法學主要在於彌合傳統加速測試與真實任務剖面 (mission profile) 可靠度之間的差距；本文將深入剖析WBG功率元件的關鍵動態劣化機制，評析現行JEDEC標準的局限性，並闡述RF-HTOL方法學的科學理據；此外，亦將重點介紹奧創系統 (Ultrontek) 的TSQA-80PME自動化RF-HTOL系統，其獨特的高功率輸出 (+40 dBm) 與自動電平控制 (Automatic Level Control, ALC) 能力，是實現此先進方法學不可或缺的關鍵技術；最終目標是建立RF-HTOL作為一種更科學、更精準的WBG元件驗證標準，為可靠度工程師提供一個強而有力的工具，以確保下一代功率電子系統的穩健性與長壽命。

寬能隙功率元件的動態劣化機制剖析

要建立一套有效的可靠度評估方法，首要之務是深入理解其潛在的物理失效機制，WBG元件的可靠度挑戰，已從傳統矽元件的熱動理學 (thermal-kinetic) 主導，轉變為一個複雜的電-熱-機械 (electro-thermo-mechanical) 多物理耦合問題，其失效物理學的核心，與元件在奈秒級尺度下承受的劇烈電氣與熱力瞬態緊密相關。

GaN HEMT：動態導通電阻 (R_ds(on)) 的挑戰

GaN高電子遷移率電晶體 (HEMT) 最具代表性的可靠度問題之一，是動態導通電阻 (R_ds(on)) 現象，亦稱為「電流崩塌 (current collapse)」，此現象表現為元件在經歷高電壓關斷狀態 (off-state) 後，其導通電阻暫時性地上升，這種電阻的增加並非單純的熱效應，而是源於複雜的電荷捕獲機制，主要可歸因於以下兩點：

• 表面與緩衝層的電荷捕獲：在關斷狀態下，汲極與閘極之間的高電場會將通道內的電子注入到元件結構中的缺陷能階（陷阱），例如：鈍化層/AlGaN介面、AlGaN阻障層本身，或是碳摻雜的GaN緩衝層中，這些被捕獲的負電荷會形成一個虛擬的閘極，耗盡下方的二維電子氣 (2DEG) 通道；當元件下一次導通時，通道內的電子濃度降低，從而導致測得的導通電阻顯著高於其靜態值。
• 熱電子注入 (Hot-Electron Injection)：在硬開關 (hard-switching) 過程中，電壓與電流波形的交越區間會產生同時存在高電壓與高電流的狀態，此時，通道內的電子會被急遽加速，形成能量遠高於熱平衡狀態的「熱電子」，這些高能電子有足夠的能量注入到AlGaN阻障層或鈍化層中，不僅會填充既有的陷阱，甚至可能產生新的缺陷，從而加劇電流崩塌效應，此效應與開關瞬態直接相關，是純粹的動態現象。

動態 R_ds(on) 的影響極為深遠，若可靠度工程師或電路設計師僅依賴規格書中的靜態 R_ds(on) 進行功率損耗計算，將會嚴重低估實際的導通損耗，在實際的高頻轉換器中，高出的損耗會轉化為額外的熱量，可能導致元件溫度超出預期，甚至引發熱失控 (thermal runaway)，最終導致系統過早失效，文獻指出，動態R_ds(on) 可能比靜態值高出30%甚至更多。

更重要的是，動態 R_ds(on) 不僅僅是一個參數的漂移，它是元件內部電荷捕獲物理過程的外在表現，而此過程直接關聯到元件的壽命，每一次的開關循環都可能導致陷阱電荷的累積或新陷阱的產生，這是一種累進式的劣化；因此，一個有效的壽命測試方法，必須能夠準確地誘發並追蹤此現象的演變；僅施加靜態直流偏壓的測試，如高溫反向偏壓 (High-Temperature Reverse Bias, HTRB) 或靜態HTOL，由於無法產生開關瞬態中的熱電子，將錯失這一關鍵的劣化機制；基於這類靜態測試所建立的壽命模型，其預測結果將會過於樂觀，無法反映元件在真實開關應用中的實際壽命。

SiC MOSFET：閘極氧化層完整性 (GOI) 的關鍵性

對於SiC MOSFET而言，其可靠度的「阿基里斯之踵」在於SiC與二氧化矽 (SiO₂) 的介面，儘管SiC材料本身擁有優異的物理特性，但其熱氧化製程產生的SiC/SiO₂ 介面，相較於近乎完美的 Si/SiO₂ 介面，存在著密度高出數個數量級的介面陷阱 (interface traps) 與近介面氧化層缺陷 (near-interface oxide traps, NIOTs)，這些缺陷使得閘極氧化層成為元件中最脆弱的一環，其主要的失效模式包括：

• 偏壓溫度不穩定性 (Bias Temperature Instability, BTI)：在高溫下施加閘極偏壓時，元件的臨界電壓 (V_th) 會發生逐漸的漂移，正向閘極偏壓 (Positive Gate Bias, PGB) 會使通道的電子隧穿並被氧化層中的陷阱捕獲，形成負的固定電荷，導致 V_th 正向漂移；而負向閘極偏壓 (Negative Gate Bias, NGB) 則可能導致電子從陷阱中釋放（去捕獲）或電洞的捕獲，導致 V_th 負向漂移。V_th 的不穩定性會使並聯應用的均流變得困難，增加開關損耗，甚至在極端情況下導致誤導通。
• 時間相依介電質崩潰 (Time-Dependent Dielectric Breakdown, TDDB)：這是閘極氧化層的災難性失效，會導致永久性的元件損毀，TDDB的發生同時受到溫度與施加在氧化層上電場強度的加速，尤其重要的是，由製程或基板缺陷（如局部氧化層薄化、雜質污染）所引起的「外在缺陷 (extrinsic defects)」，主導了韋伯分佈 (Weibull distribution) 中代表早期失效的區段，這正是量產應用中最為關切的部分。

高頻開關操作會顯著惡化GOI問題；首先，快速的電壓變化率 (dv/dt) 在關斷瞬間會對閘極氧化層施加劇烈的瞬態電場應力，尤其是在溝槽式 (trench) 結構的邊角處，會發生電場集中的現象，加速氧化層的劣化；其次，在典型的半橋拓撲中，MOSFET的閘極會持續在正負偏壓之間切換，這構成了一種複雜的動態BTI應力，其劣化機制遠比靜態的直流偏壓更為複雜；這種動態的電場應力被證實會加速新介面陷阱的產生，從而導致更快的V_th 漂移與更短的TDDB壽命。

因此，對於SiC MOSFET的可靠度評估，戰場的核心就在介面，高頻開關的影響不僅僅是熱，更是對閘極氧化層直接的、重複性的電氣衝擊，這種高變化率的電場應力是一種獨特的磨損機制，是任何基於直流偏壓的測試（如高溫閘極偏壓 High-Temperature Gate Bias, HTGB）所無法複製的，僅依賴靜態GOI測試來驗證用於高頻應用的SiC MOSFET，存在著巨大的風險。測試方法學必須能夠反映應用的動態本質。

系統級瓶頸：熱機械應力與封裝

WBG元件能在更高的功率密度與結溫下運作，同時其高頻開關特性也代表溫度循環的速度遠超傳統矽元件，這在元件封裝層級引發了嚴峻的熱機械應力問題，其根源在於SiC/GaN晶片、晶片黏著材料（如焊料、燒結銀）以及基板/導線架之間熱膨脹係數 (Coefficient of Thermal Expansion, CTE) 的不匹配。

這種重複性的應力會導致封裝結構的疲勞失效，例如打線 (bond-wire) 脫離、焊料層或晶片黏著層的疲勞與開裂，這些封裝層級的失效會直接導致元件熱阻 (R_th) 的上升，在相同的功率損耗下，更高的熱阻帶來更高的晶片結溫 (T_j)，這反過來又會加速前述的半導體本質失效機制（如電荷捕獲、氧化層劣化），形成一個惡性循環的正回饋，最終導致元件的熱失效。

封裝已不再是一個被動的容器，而是WBG系統失效過程中的主動參與者，高頻開關帶來的電氣性能優勢，直接轉化為對封裝結構的機械應力增加；可靠度已成為一個多物理場耦合的難題，其中電氣、熱與機械領域的交互作用密不可分，一個僅在良好熱環境下對晶片本身進行應力測試的方法，將會忽略晶片與封裝之間這種至關重要的交互作用，而後者往往是真實系統中限制壽命的真正瓶頸。

在動態世界中重新評估JEDEC標準

理解了WBG元件的物理失效機制後，我們必須檢視現行的工業標準，以評估其適用性並找出其中的差距。

傳統靜態HTOL對WBG元件的局限性

傳統的半導體可靠度驗證，如JEDEC的JESD47標準所定義，高度依賴於如HTOL (依據JESD22-A108) 和HTRB等測試，這些測試的本質是施加靜態的直流 (DC) 偏壓與高溫；對於矽元件而言，其主要失效機制如電子遷移 (electromigration) 主要由溫度和直流電流密度驅動，因此這些測試是有效的。

然而，正如前文所闡述，WBG元件的關鍵失效驅動因素是動態的、由瞬態誘發的，這種根本性的差異導致了傳統標準的失配：

• 靜態HTOL (施加恆定的 V_gs 和 V_ds) 無法產生由開關事件引起、驅動GaN劣化的熱電子。
• HTRB/HTGB (施加直流偏壓) 無法複製高 dv/dt 對SiC閘極氧化層造成的動態電場應力，也錯失了由交替閘極極性引起的複雜 V_th 漂移。

因此，僅使用這些傳統測試來驗證WBG元件，會產生一種虛假的安全感，雖然JEDEC標準文件指出這些測試「能夠激發和促成半導體元件與封裝的失效」，但它們可能並未激發那些與目標應用最相關的、最關鍵的失效模式。

JC-70委員會的倡議：WBG可靠度的新典範

業界已經意識到這一問題，JEDEC JC-70寬能隙功率電子轉換半導體委員會的成立，正是產業對以矽為中心的標準已不敷使用的正式承認，該委員會的目標是發展一套更能反映WBG元件獨特失效機制的標準與指引；近年來發布的新指引，明確地將焦點轉向動態可靠度：

1. JEP180 (GaN開關可靠度)：為動態HTOL (D-HTOL) 測試提供了指引，直接承認必須評估元件的開關行為才能確保其可靠度。
2. JEP198 (GaN反向偏壓可靠度)：超越了簡單的HTRB，納入了「應用特定應力測試 (Application Specific Stress-Testing)」，承認元件壽命與其任務剖面息息相關。
3. JEP194 (SiC閘極氧化層可靠度)：針對SiC的關鍵失效模式，提供了評估GOI及其穩健性的具體程序。

這些文件的發布傳達了一個明確的訊息：產業趨勢正無可逆轉地朝向動態的、與應用相關的測試方法發展，可靠度評估正從過去針對通用標準的簡單「通過/不通過」測試，演變為對元件在真實應力下壽命的更精細、更量化的理解，JC-70委員會的工作不僅僅是一次更新，而是一場根本性的哲學轉變，它將可靠度的重心從「材料本質的穩健性」（DC測試所測量的）轉移到「應用操作的穩健性」（只有動態測試能測量），這一轉變為能夠執行這些更複雜動態測試的新方法學和新設備，創造了明確的市場需求。

創新方法學：用於加速壽命特性化的高功率RF-HTOL

為了應對WBG元件的動態可靠度挑戰，本為將介紹以高功率RF應力為核心的HTOL新方法學。

科學理據：以RF應力作為功率開關的優越模擬

在功率轉換器的硬開關過程中，元件的工作點會沿著其負載線快速移動，經歷一個高電壓與高電流同時存在的瞬態區間，這個瞬態正是誘發最嚴重劣化機制（如熱電子產生、動態電場）的階段。

一個在大訊號RF驅動下的GaN或SiC元件，其工作點同樣會經歷電壓與電流的動態大範圍擺動，這種RF循環下的狀態，與功率開關過程形成了高度的類比性：

• 熱載子產生：當元件被RF訊號驅動至壓縮點或過驅動 (overdrive) 狀態時，其內部會產生強烈的、局部的電場與高電流密度，這是一種高效且可控的方式，用以產生驅動GaN陷阱效應的熱電子，同時也對SiC的GOI構成威脅。
• 動態電場與熱應力：高頻的電壓與電流振盪，天然地對閘極施加了動態電場應力，並對晶片與封裝施加了快速的熱循環應力，完美地模擬了功率轉換器中的多物理場應力環境。

相較於傳統的動態HTOL（通常使用鉗位電感負載），RF-HTOL方法學具有顯著優勢，電感負載測試雖然優於靜態測試，但其開關瞬態、振鈴和寄生效應的管理極為複雜，容易引入測試間的變異性，且應力大小是電感、驅動和佈局寄生參數的複雜函數，難以獨立精準控制；反觀RF-HTOL，應力是透過一個定義明確的50歐姆阻抗匹配環境傳遞，主要的應力源——輸入功率——是一個單一且可被精確控制的參數，這使得失效機制的加速過程更為純淨、可重複，且易於建立模型。

關鍵技術：奧創系統TSQA-80PME自動化RF-HTOL系統

方法學若要具備實用價值，必須有能夠準確、可重複且大規模執行它的測試系統，奧創系統所提供的TSQA-80PME正是實現RF-HTOL方法學的關鍵技術平台，其核心能力與其在可靠度測試中的重要性如下：

• 高功率輸出 (每通道+40 dBm / 10 W)：這並非一個隨意的數值，足夠的功率是將待測元件 (DUT) 驅動至壓縮或過驅動狀態的先決條件，而這正是有效產生熱載子與高電場、從而加速相關失效機制的必要手段，功率不足的應力將無法誘發具代表性的劣化。
• 自動電平控制 (ALC)：這是確保壽命測試有效性的最關鍵功能，在長達數百甚至數千小時的測試過程中，元件會因劣化而使其阻抗特性（如S參數）發生改變；若無ALC功能，一個固定的輸入訊號將會導致施加在DUT上的實際應力隨時間變化，這將完全破壞時間-失效數據的有效性；TSQA-80PME的閉迴路ALC功能，能夠持續監測並調整輸出，確保DUT在整個測試期間都承受著恆定、一致的功率應力，這保證了時間是唯一的變量，是所有加速壽命測試的基石。
• 高通道數 (80通道)：可靠度測試要求具備統計意義的樣本數量（依據JEDEC指引，通常需要3個批次，每批次77個樣本），TSQA-80PME的高通道數允許對大量元件進行並行測試，使得在合理時間內收集足夠數據以進行穩健的統計分析（如韋伯分佈）成為可能。
• 高隔離度 (>85 dB)：當80個元件同時在一個系統中進行測試時，通道間的串擾是必須被抑制的，一個失效或發生振盪的DUT絕不能影響其相鄰的元件，高隔離度確保了每一次測試都是獨立的，維護了數據的完整性。
• 自動化與整合：系統的自動化測試排程、遠端控制能力，以及將RF端口直接配置在機櫃側邊以縮短至溫箱電纜長度的整合設計，極大地降低了長期測試的人力成本與操作失誤，同時最大化了數據品質。

範例性測試協定：從設置到數據採集

為了將此方法學具體化，以下為一批650V GaN HEMT進行RF-HTOL測試的範例協定：

1. 樣本準備

   依據JEDEC指引，從多個非連續的生產批次中選取DUT，對所有樣本進行初始的、應力前的特性化測試（如V_th、靜態 R_ds(on)、漏電流等）。

2. 測試設置

   將DUT安裝在具備良好熱管理的客製化HTOL測試板上，並將測試板置於設定好加速溫度（如150°C）的溫箱中，使用高品質RF電纜將DUT連接至測試平台的輸入/輸出端口。

3. 應力條件定義

   透過測試平台的圖形化使用者介面 (GUI)，設定測試參數：

   • 頻率：例如1 GHz。
   • 輸出功率：例如+38 dBm，以將元件驅動至3dB壓縮點。
   • 啟用ALC功能以維持此功率水平。
   • 設定直流偏置條件（V_ds, V_gs）以符合所需的操作類別（如AB類）。

4. 執行與監控

   啟動自動化測試序列，系統將持續施加RF應力。在預先定義的時間點（如0, 48, 168, 500, 1000小時，參考JESD22-A108），系統可被編程為暫停RF應力，對關鍵參數進行重新特性化（如快速的V_th掃描、閘極漏電流測量），並記錄數據。

5. 失效判準

   根據關鍵參數的顯著漂移來定義失效，例如動態 R_ds(on) 上升20%、輸出功率下降1dB，或災難性失效。

數據綜合與預測性壽命及任務剖面分析

此方法學的最終價值在於產生可指導設計與應用的可靠度數據。

將劣化數據轉化為統計壽命模型

透過前述的測試協定，可以獲得每個DUT關鍵參數隨時間劣化的數據，例如，可以繪製出正規化的動態 R_ds(on)（對GaN）或 V_th 漂移（對SiC）隨時間變化的曲線；當收集到整個樣本群體的失效時間數據後，便可進行韋伯分析 (Weibull Analysis)，將失效時間數據繪製在韋伯機率圖上，可以提取出兩個關鍵參數：

• 形狀參數 (Beta, β)：此參數揭示了失效模式的本質；β < 1 代表早期失效（嬰兒夭折期），β ≈ 1 代表隨機失效（偶然失效期），而β > 1 則代表磨損失效（耗損期）；一個穩定且大於1的β值，可以驗證RF-HTOL測試正誘發一個一致的、可預測的磨損失效機制。
• 特徵壽命 (Eta, η)：此參數代表在該特定應力條件下，預計有63.2%的樣本會失效的時間點。

此外，透過在數個不同的溫度下（如125°C, 150°C, 175°C）重複RF-HTOL測試，可以得到不同溫度下的特徵壽命η，將這些數據點繪製在阿倫尼烏斯圖 (Arrhenius Plot) 上（ln(η) vs 1/T），可以提取出所觀察到的失效機制的活化能 (Activation Energy, E_a)，活化能是將加速測試下的壽命外推至正常操作溫度的關鍵物理參數。

案例研究：將加速測試數據外推至真實任務剖面

在真實應用中，例如電動車的逆變器，元件承受的並非恆定應力，而是一個由不同負載、溫度和開關條件組成的複雜「任務剖面」。

從RF-HTOL測試中獲得的穩健數據（如活化能E_a、電壓/功率加速因子），可以作為輸入，應用於基於物理失效的模型（如修正的Coffin-Manson模型或阿倫尼烏斯模型），以預測在可變任務剖面下的累積損傷並估算壽命。

一個簡化的應用流程如下：

1. 從RF-HTOL測試中建立壽命模型，例如：MTTF = A ⋅ P_stress^-n ⋅ exp(E_a / kT)，其中 P_stress 是應力功率，n 是功率加速因子。
2. 獲取目標應用的任務剖面，例如電動車在城市駕駛與高速公路巡航狀態下的時間百分比與對應的功率負載。
3. 對於任務剖面的每一個片段，計算其對應的應力水平，並使用壽命模型計算在該片段時間內所累積的「損傷度」。
4. 將整個任務剖面的損傷度進行積分（或加總），即可預測元件在該特定應用下的總操作壽命。

這種方法提供了一種基於科學根據的可靠度預測，遠遠超越了從通用測試中得出的簡單FIT率（Failure In Time），它將可靠度測試從一個「通過/不通過」的關卡，轉變為一個量化的、可指導設計的工具；它使工程師能夠回答一個更根本的問題：「我的元件在這個特定客戶的應用中能使用多久？」

結論：在寬能隙時代中建構工程信心

寬能隙半導體的可靠度是一個由高頻開關瞬態所定義的動態挑戰，承襲自矽時代的靜態測試方法學已顯得捉襟見肘，一個動態的、基於物理失效模型的測試方法勢在必行。

本文所提出的高功率RF-HTOL方法學，透過有效模擬功率開關過程中的熱載子與動態電場效應，為理解和預測WBG元件的真實世界壽命，提供了一條科學、可控且可加速的途徑，它不僅響應了JEDEC JC-70委員會對動態測試的呼籲，更為可靠度工程師提供了一種能夠產生高質量數據的先進工具，這些數據是現代基於任務剖面的壽命預測模型所必需的。

奧創系統的TSQA-80PME自動化RF-HTOL系統扮演了不可或缺的角色，其獨特的高功率輸出、精準的自動電平控制（ALC）以及大規模並行測試能力，不僅僅是一台儀器，更是實現下一代可靠度驗證範式的基石，它賦予了工程師們超越過時測試方法的能力，使他們能夠充滿信心地驗證其GaN與SiC產品，以應對最嚴苛的應用挑戰，從而加速創新並確保長期的市場成功。

參考資料

1. A Review of GaN HEMT Dynamic ON-Resistance and Dynamic Stress Effects on Field Distribution - ResearchGate
2. Reliability Challenges, Models, and Physics of Silicon Carbide and Gallium Nitride Power Devices - MDPI
3. Reliability of Wide Band Gap Power Electronic Semiconductor and Packaging: A Review
4. GaN HEMT reliability research – a white paper – - dei.unipd.it
5. Reliability Studies of Wide-Bandgap Power Semiconductor Devices Under Realistic Stress Conditions - OSTI
6. A comprehensive methodology to qualify the reliability of GaN products - Texas Instruments
7. Dynamic RDS(on) Evaluation of 650 V GaN e-HEMT Devices in Forward and Reverse Conduction Mode - CPES | Virginia Tech
8. Aging characteristics of GanPower devices: HTOL high temperature aging test
9. GaN power devices: current status and future challenges - ResearchGate
10. (PDF) Comprehensive Review of GaN HEMTs: Architectures, Recent Developments, Reliability Concerns, Challenges, and Multifaceted Applications - ResearchGate
11. Mechanism Analysis of Dynamic On-State Resistance Degradation for a Commercial GaN HEMT Using Double Pulse Test - MDPI
12. Reliability issues of GaN HEMT: Current status and challenges
13. Reliability Testing of AlGaN/GaN HEMTs Under Multiple Stressors - e-Publications@Marquette
14. Degradation Mechanisms for GaN and GaAs High Speed Transistors - PMC
15. Gate oxide and threshold voltage reliability considerations for SiC MOSFETs
16. Review on Gate Oxide Reliability of SiC MOSFET Devices
17. SiC power MOSFET gate oxide breakdown reliability — Current status | Request PDF
18. Gate Oxide Instability and Lifetime in SiC MOSFETs under a Wide Range of Positive Electric Field Stress | Request PDF - ResearchGate
19. The SiC MOSFET Reliability Studies at the Ohio State University: Threshold Voltage Stability and Gate Oxide Screening Challenges - Power Electronics News
20. Gate Oxide Reliability in Silicon Carbide Planar and Trench Metal-Oxide-Semiconductor Field-Effect Transistors Under Positive and Negative Electric Field Stress - MDPI
21. Key Reliability Issues for SiC Power MOSFETs A. Lelis, D. Habersat, R. Green, and E. Mooro - CiteSeerX
22. SiC Power Devices and Modules Application Note Rev.003 - ROHM Semiconductor
23. Impact of Accelerated Stress-Tests on SiC MOSFET Precursor Parameters - Publications
24. Investigation of Gate Oxide Degradation Mechanisms in SiC MOSFETs Based on High-Temperature Dynamic Bias Stress Experiments - Advances in Engineering Innovation
25. Review on Power Cycling Reliability of SiC Power Device - MDPI
26. (PDF) Research on thermal cycling reliability of GaN chip based on micro/nanostructure-assisted nano-silver sintering interconnection - ResearchGate
27. (PDF) Smart SiC MOSFET accelerated lifetime testing - ResearchGate
28. Towards Prognostics of Power MOSFETs: Accelerated Aging and Precursors of Failure - NASA Technical Reports Server
29. JEDEC STANDARD - Designer's Guide Community
30. Reliability testing - Texas Instruments
31. Statistical Interpretation of Life Test: Comparison Between MIL and JEDEC Requirements - NASA NEPP Electronic Parts & Packaging
32. Achieving GaN Products With Lifetime Reliability - Texas Instruments
33. What Are the JEDEC Standards and How Do They Affect the Semiconductor Supply Chain?
34. JEDEC Wide Bandgap Power Semiconductor Committee Publishes a Series of Documents for Reliability and Testing of Silicon Carbide (SiC) MOSFETs - Business Wire
35. JEDEC Publishes Guideline for Switching Reliability Evaluation Procedures for GaN Devices - News - EEPower
36. JEDEC Wide Bandgap Power Semiconductor Committee Publishes a Milestone Document
37. Product-level Reliability of GaN Devices - Texas Instruments
38. Analysis of GaN HEMT Degradation under RF Overdrive Stress - ResearchGate
39. 16.1 GaN HEMT Lifetesting ΠCharacterizing Diverse Mechanisms - CS ManTech
40. GaN HEMT Degradation: Effect of RF Stress | Request PDF - ResearchGate
41. Achieving System Level Lifetime Evaluation and Dynamic Reliability of GaN HEMT - 品勛
42. Introduction to HTOL stress tests - AnySilicon
43. High-temperature operating life - Wikipedia
44. High Temperature, High Power RF Life Testing of GaN on SiC RF Power Transistors